Integrated
Signal Integrity and Timing Analysis
|
Signal
Integrity와 Timing Analysis가 통합 분석됨.
 Parts Model (IBIS/Spice & Timing)로 관리
Waveform quality와 Interconnection delay자동 추출
Syn./Source-syn Design에 대한 Static timing analysis자동
수행
|
Integrated
Pre-/Post-Layout Analysis
|
Low Cost,Easy-to-use,Quckly Timing/Pre-/Post-Layout Analysis
굉장히 사용하기 쉬운 Tool / 쉽게 Topology를 생성
Sweep,Corner Case,Batch 기능을 사용하여 빠른 Explore 및
Analysis
빠른 Multi-board Crosstalk Scan
(ex. Backplane을 포함 14개
Board를 1시간 안에 Scan)
Mentor(BS,Expedition,PowerPCB),Cadence(Allegro),
Zuken(BD개발중), PCAD에
대한 Post-Analysis |
Rigorous
Waveform Processing and Discovery)
|
Waveform과 Eye Diagram을 분석하여 Summary및 Detail Report를 Excel로
자동 생성.
Solution Space(Length,Termination Value,Buffer Model,Corner
Case etc.)에 따른 Every Waveform과 Edge에 대한 Report
18 Measurement Levels
가장 적합한 Waveform Quality와 Timing Margin을 손쉽게 발견 |
Built-in
Spice/IBIS Simulator and Seamless HSPICE
|
Quantum-SI는 Default로 IBIS/Spice(IsSpice4) simulator를 제공
HSPICE를 simulator로 사용하기를 원할 경우, Simulation Type만
HSPICE로
선택하면
HSPICE Netlist를 자동생성,분석하고 결과 파형은 Waveform Viewe
로 표시
Waveform Viewer는 Eye Diagram을 자동생성. |
| Lossy
T-line/Stackup Editors |
Lossy
T-line과 Coupled Model의 Electrical Parameter를 추출
직관적인 GUI를 제공
Physical형태에 따른 Lossy T-line과 Coupled Model의 Electrical
Parameter를 추출 |
SPICE-to-IBIS
Generator Option
|
효과적이고
자동화된 프로세스를 통해 HSPICE Buffer model를 IBIS model로 변환 가능 |
Analysis
Kit
|
여러
Analysis Kit을 제공 |
